亚洲AV免费看深爱成人|日韩av另类一级特黄片在线|中国免费一级黄片|国产av一二三区|亚洲有码AV在线|久久亚洲国产日韩欧美|成人免费AV网站|婷婷一区综合一区|亚洲AV无码导航|高级欧美成人网站

企業(yè)及高校合作:010-59833514 ?咨詢電話:400-810-1418 服務(wù)與監(jiān)督電話:400-810-1418轉(zhuǎn)接2
當前位置:首頁 >問答首頁

學verilog需要什么基礎(chǔ)知識?怎么學好verilog?

2023-06-22 06:37:56
精選回答
來自憂心即燈泡的回答 2023-11-29 23:17:54
如果要以Verilog為職業(yè),比如成為相關(guān)培訓師,那就要把每一個語法、保留字、常見庫單元、常見用法都了然于胸。這樣才能給別人提供迅速而準確的幫助。 如果想成為硬件工程師,那么Verilog就只是一種電路實現(xiàn)的工具,應(yīng)該花大量的時間在電路本身的學習上,具體寫代碼的時間沒多少,語法不會可以找人問,查資料,上網(wǎng)搜,平時多去自學網(wǎng)看看教程。
來自聶桐的回答 2023-11-29 23:17:54
配合modelsim軟件,做做方針,我覺得學習語法的時候可以先不用買開發(fā)板。modelsim方針能做好了,硬件上一般沒問題。
來自美好思鋼鐵俠的回答 2023-11-29 23:17:54
verilog比VHDL語法簡單的多,在開發(fā)板上再練練,入門應(yīng)該會很快,但要寫好,還需多加時日啊。
火星時代教育 影視學院劉老師,為你解答

相關(guān)問答

恭喜,您已獲得免費試聽資格請留下您的手機號,課程顧問將幫您激活課程
獲取驗證碼
免費領(lǐng)千元課程+隨課禮包

請留下您的手機號

課程顧問將幫您激活課程并贈送學習禮包

×

同學您好!

您已成功報名0元試學活動,老師會在第一時間與您取得聯(lián)系,請保持電話暢通!
確定